發(fā)布日期:2022-07-15 點擊率:6
近日,麻省理工學(xué)院計算機科學(xué)和工程教授Arvind指出,降低設(shè)計成本的唯一出路在于增加IP復(fù)用。
Arvind教授在接受印度半導(dǎo)體協(xié)會采訪時表示,芯片制造商希望芯片越少越好,而經(jīng)銷商則希望越多越好。不管怎樣,芯片在無線電話、游戲機、PDA、傳感器和啟動器等領(lǐng)域的發(fā)展熱潮必將使芯片種類越來越多樣化。
將功能向硬件轉(zhuǎn)移是降低設(shè)計成本的途徑之一。Arvind表示:“把等功能從可編程器件轉(zhuǎn)移到專用硬件區(qū)塊,將能節(jié)省100倍到1000倍的能量消耗。FPGA或者統(tǒng)一多核要占據(jù)統(tǒng)治地位還需一定時日。我們已經(jīng)有了而且需要軟件定制,但我們還需要更多的硬件定制。”
Arvind指出,太過于依賴之后的設(shè)計驗證來確保質(zhì)量并不是解決辦法,比如,美國汽車行業(yè)就總是生產(chǎn)出有缺陷的汽車,卻沒能在生產(chǎn)的過程中解決問題。好的設(shè)計方法還必須和不斷更新的各種規(guī)范同步,支持結(jié)構(gòu)上的擴展,支持驗證和調(diào)試,并能簡化時序收斂和物理設(shè)計的更改,總之,要增加設(shè)計復(fù)用。
Arvind表示:“只有推廣設(shè)計復(fù)用才能真正較大地降低設(shè)計成本。今天的芯片必須成為下一代芯片中的IP塊。這樣還能解決一個最令當(dāng)前設(shè)計者頭痛的問題—— 設(shè)計的復(fù)雜性問題?!?