摘要：本文介紹了應(yīng)用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術(shù)，由總線表決模塊實現(xiàn)系統(tǒng)的容錯處理，硬件判決模塊實現(xiàn)硬件故障判斷。由中心仲裁模塊根據(jù)兩判決模塊的結(jié)果進(jìn)行復(fù)雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統(tǒng)的可靠性。
關(guān)鍵詞：容錯；磁軸承； 控制器； CPLD； DSP
引言
電磁軸承(AMB)是利用可控電磁吸力將轉(zhuǎn)子懸浮起來的一種新型高性能軸承，具有無接觸、無摩擦、高速度、高精度、不需潤滑和密封等一系列特點，在交通、超高速超精密加工、航空航天等高科技領(lǐng)域有著廣闊的前景。
由于磁懸浮系統(tǒng)本征不穩(wěn)定，控制系統(tǒng)的好壞將會直接決定磁軸承的性能。近年來國內(nèi)外在數(shù)字控制方面發(fā)展很快，數(shù)字控制器將是未來的磁軸承控制的主流，圖1為數(shù)字磁軸承控制系統(tǒng)結(jié)構(gòu)框圖。本文從工業(yè)應(yīng)用的要求和成本考慮，對圖1虛線方框內(nèi)的控制器進(jìn)行了容錯設(shè)計，提出了雙DSP容錯控制器的方案，而對于傳感器、線圈和功率放大器部分的容錯設(shè)計本文不進(jìn)行討論。
磁懸浮控制器的容錯設(shè)計分析
冗余是實現(xiàn)容錯和提高可靠性的一種有效方法，對于磁軸承DSP控制系統(tǒng)來說，其本身的時間余量和程序空間余量都非常有限，故主要是采用硬件冗余，即采用多DSP冗余設(shè)計來提高系統(tǒng)的可靠性。
在多機(jī)冗余系統(tǒng)設(shè)計中，關(guān)鍵問題是多機(jī)的重構(gòu)策略、多機(jī)的仲裁切換邏輯及多機(jī)運(yùn)行的同步等。小規(guī)模的終端系統(tǒng)相對于功能強(qiáng)大的中央控制系統(tǒng)有四個明顯的特點：系統(tǒng)結(jié)構(gòu)較簡單、成本較低；軟硬件資源比較缺乏；必須具備很好的實時性能；運(yùn)行時間余度太小。通過以上分析與對成本的考慮，本文提出了針對工業(yè)應(yīng)用的雙機(jī)熱備冗余控制系統(tǒng)設(shè)計方案。
設(shè)計原理
本控制系統(tǒng)結(jié)構(gòu)如圖2所示，其中冗余核心控制功能是通過CPLD來實現(xiàn)的。模擬信號分別輸入到兩個DSP進(jìn)行運(yùn)算，由中心仲裁模塊選擇主DSP，然后由主DSP來處理輸出到D/A轉(zhuǎn)換的數(shù)據(jù)、時序和RS-232的輸出信號。
輸入緩沖模塊
為了消除輸入端輸入阻抗帶來的影響，對于數(shù)字信號增加一級緩沖器，可以減小外圍電路的干擾。本系統(tǒng)中，主要是進(jìn)行RS-232和晶振、復(fù)位、外部中斷輸入信號的緩沖(RS-232的輸出接口由主DSP進(jìn)行控制)。另外，對于模擬信號本設(shè)計通過電壓跟隨器來實現(xiàn)阻抗匹配，并減小了誤差和A/D轉(zhuǎn)換的時間。
DSP時鐘同步的實現(xiàn)
由于本設(shè)計方案是通過DSP的完全同步來實現(xiàn)冗余控制的，故采用雙DSP共同使用一個晶振信號的方式。系統(tǒng)工作時，要待電源穩(wěn)定和晶振完全起振后，才能對DSP進(jìn)行復(fù)位。通過對實驗室現(xiàn)有的控制系統(tǒng)的測試，電源穩(wěn)定和晶振穩(wěn)定起振的時間大概是40ms，故復(fù)位時間應(yīng)選擇大于該值。此外，為了提高其抗干擾性，復(fù)位后的信號經(jīng)過施密特觸發(fā)器后最好先經(jīng)過CPLD緩沖，然后再接到DSP的復(fù)位端。
硬件故障判決模塊
本設(shè)計中使用每個DSP CLKOUT引腳的輸出信號作為判決硬件故障的基本條件。如果DSP硬件正常工作，CLKOUT引腳將輸出固定的時鐘波形；如果系統(tǒng)的CLKOUT沒有時鐘波形輸出，將認(rèn)為該DSP硬件不正常，然后由中心仲裁模塊來隔離該DSP。其具體實現(xiàn)方法就是CLKOUT信號經(jīng)CPLD實現(xiàn)的分頻器后送到單穩(wěn)態(tài)觸發(fā)器74LS123，若系統(tǒng)的CLKOUT信號不正常，74LS123會產(chǎn)生跳變，驅(qū)使中心仲裁模塊隔離不正常DSP。
輸出總線表決模塊
輸出總線表決模塊主要實現(xiàn)系統(tǒng)的容錯，解決系統(tǒng)的軟故障。當(dāng)兩DSP的總線輸出信號進(jìn)行比較時，如果不相同，則表明某個DSP或者兩個DSP都產(chǎn)生了軟故障，系統(tǒng)抑止錯誤輸出，并由中心仲裁模塊對此情況進(jìn)行處理，使系統(tǒng)實現(xiàn)容錯功能。考慮到A/D轉(zhuǎn)換的誤差，本設(shè)計只對輸出數(shù)據(jù)總線的高8位進(jìn)行表決。
中心仲裁模塊
中心仲裁模塊主要是分析由輸出總線表決模塊和硬件故障判決模塊輸出的結(jié)果，并做出判斷，確定主DSP。主DSP的功能主要是控制對外的輸出，包括控制D/A轉(zhuǎn)換輸出和RS-232的輸出。
中心仲裁模塊的仲裁方式
當(dāng)硬件判決模塊和軟件表決模塊都沒有報錯，則系統(tǒng)采用默認(rèn)的DSP1為主DSP；如果硬件判決模塊有一塊DSP報錯，則隔離出錯的DSP，另一個為主DSP ，并且報警；如果兩個DSP都報錯，則會報告系統(tǒng)的錯誤，并提供控制系統(tǒng)產(chǎn)生錯誤的接口信號，讓系統(tǒng)在最短的時間里啟動安保系統(tǒng)。當(dāng)兩個DSP都沒有產(chǎn)生DSP硬件報錯時，如果軟件表決模塊報錯，則通過CPLD啟動復(fù)位信號，重新復(fù)位兩個DSP，并由CPLD核心控制模塊記錄復(fù)位次數(shù)，如果系統(tǒng)連續(xù)復(fù)位次數(shù)超過四次且沒有出現(xiàn)一次正確的輸出總線結(jié)果或兩個DSP在線自檢均沒有通過，將會啟動安保系統(tǒng)；如果有一個DSP自檢不通過，則隔離該DSP，系統(tǒng)會輸出報警信號，同時主DSP控制權(quán)交給另一DSP；如果復(fù)位次數(shù)小于四次，且出現(xiàn)了正確的輸出總線結(jié)果，CPLD模塊會清除復(fù)位計數(shù)次數(shù)，主DSP依然是DSP1。
DSP軟件實現(xiàn)
系統(tǒng)的軟件流程框圖如圖3所示，其中虛線方框內(nèi)是通過CPLD實現(xiàn)的。在DSP系統(tǒng)中，使用了看門狗模塊，來解決系統(tǒng)程序跑飛問題。系統(tǒng)復(fù)位后，通過檢測看門狗電路復(fù)位標(biāo)志位來檢測系統(tǒng)程序狀態(tài)，如果是系統(tǒng)看門狗復(fù)位，通過軟件使DSP產(chǎn)生輸出總線報錯，其結(jié)果與輸出總線報錯處理方式一樣；否則為由仲裁模塊引起的復(fù)位，并且執(zhí)行在線自檢。如果在線自檢不通過，CPLD會自動隔離硬件。設(shè)計中為減小系統(tǒng)的復(fù)位時間和控制系統(tǒng)的連續(xù)性，存儲數(shù)據(jù)的時候采用了雙口RAM idt7133，這樣可以在復(fù)位后快速的采用前一次計算的暫存數(shù)據(jù)(相互取對方數(shù)據(jù)，并且與自己的數(shù)據(jù)進(jìn)行平均)，從而使復(fù)位對系統(tǒng)的影響降到最小。
在線自檢的實現(xiàn)
通過CPLD中心仲裁模塊來控制信號傳輸控制門，實現(xiàn)A/D轉(zhuǎn)換，轉(zhuǎn)換成基準(zhǔn)電平(本設(shè)計采用2.5V)后再通過實際的控制算法來計算，并將結(jié)果輸出到CPLD與離線計算好的結(jié)果(存儲在CPLD上)進(jìn)行比較，如果實時計算結(jié)果和離線結(jié)果相同，則表示系統(tǒng)自檢通過，否則，自動隔離自檢不通過的DSP。
系統(tǒng)的可靠性評估
系統(tǒng)的中心控制模塊是采用CPLD實現(xiàn)的，其可靠性遠(yuǎn)高于基于程序?qū)崿F(xiàn)的DSP，本系統(tǒng)中把CPLD的故障率近似認(rèn)為是0，即平均無故障時間遠(yuǎn)大于DSP。
根據(jù)電子系統(tǒng)模型可知，單機(jī)的可靠性隨時間變化服從指數(shù)分布，即為Ri(t)=e-lit(li為故障率)，所以單機(jī)系統(tǒng)的平均無故障時間為1/l，而本方案的無平均故障時間為：
顯然，本系統(tǒng)的無故障時間為單機(jī)運(yùn)行的1.5倍，較大的提高了控制器系統(tǒng)的可靠性。
結(jié)語
本文提出的磁懸浮容錯控制器方案，采用了軟硬件協(xié)同設(shè)計，實現(xiàn)了故障診斷和系統(tǒng)重建的功能，較大的提高了控制器的可靠性，為磁軸承的工業(yè)推廣應(yīng)用提供了性能保障。
