FPGA組件可靈活編程的特性，一直扮演著加速產(chǎn)品上市速度的重要角色。藉由FPGA與嵌入式處理器核心的搭配，將有助于RFID讀取機(jī)設(shè)計(jì)業(yè)者，利用市面上現(xiàn)成的射頻相關(guān)組件，在最短的時(shí)間內(nèi)開發(fā)出符合產(chǎn)業(yè)標(biāo)準(zhǔn)的產(chǎn)品。
無線射頻識(shí)別系統(tǒng)(RFID)是一種自動(dòng)辨識(shí)技術(shù)，每個(gè)目標(biāo)實(shí)體均擁有一組獨(dú)一無二的辨識(shí)碼(Unique
Identifying Number, UID)，并儲(chǔ)存于RFID詢答器(Transponder)或標(biāo)簽上。RFID卷標(biāo)通常貼附在實(shí)體上，如硬紙片、貨架、包裝盒等。RFID讀取機(jī)(詢問器)能從標(biāo)簽中擷取出UID。
一個(gè)基本的RFID系統(tǒng)包含三個(gè)組件：天線或線圈、含有RFID譯碼器的收發(fā)器、以及擁有UID的RFID標(biāo)簽。表1顯示了四種常用的RFID頻率及其相關(guān)應(yīng)用領(lǐng)域。目前最受矚目的商業(yè)用途頻率為超高頻(UHF)。此頻率已在供應(yīng)鏈管理方面進(jìn)入大量應(yīng)用階段。
EPC為電子商品條形碼(Electronic Product Code)的縮寫。此條形碼為一種RFID卷標(biāo)的標(biāo)準(zhǔn)，包含卷標(biāo)的數(shù)據(jù)內(nèi)容，以及各種開放式無線通訊協(xié)議。EPC結(jié)合了條形碼規(guī)格中使用的各項(xiàng)數(shù)據(jù)標(biāo)準(zhǔn)，以及ANSI與其它組織(802.11b)所開發(fā)的無線數(shù)據(jù)通訊標(biāo)準(zhǔn)。目前供應(yīng)鏈管理所采用的EPC標(biāo)準(zhǔn)為EPC Class1 Gen2(圖1)。
供應(yīng)鏈所須的RFID標(biāo)簽與讀取機(jī)
Class1標(biāo)簽通常是在工廠中就已預(yù)先編寫完成，但也可在現(xiàn)場下載。通常當(dāng)卷標(biāo)寫入數(shù)據(jù)后，內(nèi)存就被鎖住，不允許再寫入數(shù)據(jù)。Class1卷標(biāo)采用傳統(tǒng)的封包型通訊協(xié)議，讀取機(jī)傳出的封包中，即含有指令與數(shù)據(jù)，緊接著還有卷標(biāo)的響應(yīng)訊息。
RFID系統(tǒng)環(huán)境使用的頻道屬于免授權(quán)的ISM(工業(yè)、科學(xué)、醫(yī)療)頻段，因此充滿著許多干擾源。在這種頻段中運(yùn)作的RFID讀取機(jī)，容易受到各種外部干擾源的影響，包括無線電話、無線耳機(jī)、無線數(shù)據(jù)網(wǎng)絡(luò)、以及其它鄰近的讀取機(jī)裝置。每種讀取機(jī)的射頻(RF)接收器之前端組件必須能承受極高的干擾源，而且不會(huì)因訊號(hào)扭曲而造成詢答錯(cuò)誤(圖2)。接收器的噪聲必須維持在最低，如此才能維持充裕的動(dòng)態(tài)范圍，在無錯(cuò)誤的狀態(tài)下，偵測(cè)低強(qiáng)度的卷標(biāo)應(yīng)答訊號(hào)。
抗噪聲射頻讀取機(jī)設(shè)計(jì)
圖3顯示的讀取機(jī)射頻收發(fā)器架構(gòu)是一種已廣為業(yè)界認(rèn)可的設(shè)計(jì)，能夠在高密度、充斥干擾源的環(huán)境下正常運(yùn)作。發(fā)送器與接收器結(jié)合了高動(dòng)態(tài)范圍的直接轉(zhuǎn)換調(diào)變器與解調(diào)變器，藉以達(dá)到最高的強(qiáng)固性與最低的成本。
此讀取機(jī)的核心采用凌力爾特(Linear Technology)的LT5516高整合度直接轉(zhuǎn)換正交解調(diào)變器(Direct Conversion Quadrature Demodulator)，芯片內(nèi)部包含高精準(zhǔn)度正交相位(0與90 )轉(zhuǎn)換器。天線接收到的訊號(hào)在通過射頻過濾器后，透過平衡-不平衡轉(zhuǎn)換器直接傳送到解調(diào)變器的輸入端。由于該款調(diào)變器的噪聲值相當(dāng)?shù)停虼瞬恍枰驮肼暦糯笃?LNA)，故能維持21.5 dBm IIP3與9.7dB P1dB的效能。
在接收階段，讀取機(jī)會(huì)向標(biāo)簽傳送一個(gè)連續(xù)波(未調(diào)變)載波。在詢答階段，標(biāo)簽會(huì)對(duì)載波的振幅進(jìn)行調(diào)變，傳回一個(gè)比特流。調(diào)變格式為振幅偏移調(diào)變(Amplitude Shift Key, ASK)或反相振幅偏移調(diào)變(Phase-Reversal
ASK)。解調(diào)變器包含兩個(gè)正交相位偵測(cè)輸出端，提供多元化的接收功能。若某個(gè)信道因多重信道或相位抵銷的緣故而無法收到訊號(hào)時(shí)，其它信道(經(jīng)過90的相位偏移)仍可接收高強(qiáng)度的訊號(hào)，反之亦然。因此，接收器的整體穩(wěn)定度得以提升。
經(jīng)過調(diào)變后，就可把相位(I)與正交相位(Q)的差動(dòng)輸出訊號(hào)進(jìn)行耦合，傳至設(shè)定成差動(dòng)放大器的運(yùn)作放大器，將訊號(hào)轉(zhuǎn)換成單端式輸出。設(shè)計(jì)者可把高通過門坎設(shè)定成5kHz－低于接收數(shù)據(jù)流的最低訊號(hào)內(nèi)容，并高于移動(dòng)中標(biāo)簽所可能產(chǎn)生的最高都普勒頻率(Doppler Frequency)，且仍遠(yuǎn)高于60Hz的電源線頻率。而產(chǎn)生的輸出訊號(hào)可藉由被設(shè)定成四階式(Fourth-order)的LT1568低通過濾器傳送出去。在此，可將低通過門坎頻率設(shè)定成5MHz，允許最大的比特流訊號(hào)通過基頻門坎。
此時(shí)基頻訊號(hào)可透過兩個(gè)分辨率為12位的低功耗模擬數(shù)字轉(zhuǎn)換器(ADC)LTC2291，進(jìn)行數(shù)字化。由于標(biāo)簽的比特流傳輸頻寬為5kHz～5MHz，因此LTC2291能在25MSps的速度下，提供充裕的超額采樣效能，精準(zhǔn)地?cái)X取解調(diào)變訊號(hào)。若有需要，可在基頻數(shù)字訊號(hào)處理器(DSP)中，建置更多的數(shù)字過濾功能。這種設(shè)計(jì)帶來最高的彈性，讓接收器能設(shè)定邏輯門坎，讓基頻處理器能在數(shù)字模式下運(yùn)作。
高動(dòng)態(tài)范圍射頻發(fā)送器設(shè)計(jì)
發(fā)送器采用整合型鏡像抑制直接轉(zhuǎn)換調(diào)變器，如圖3所示，LT5568提供極高的線性比例以及低噪聲的門坎，為訊號(hào)的傳送提供優(yōu)異
動(dòng)態(tài)范圍。調(diào)變器接收來自數(shù)字至模擬轉(zhuǎn)換器(DAC)的正交基頻I與Q訊號(hào)，經(jīng)過轉(zhuǎn)換與調(diào)變后，直接輸出成900MHz的傳送頻率。
就內(nèi)部而言，一個(gè)高精準(zhǔn)度正交相位偏移器分割了區(qū)域振蕩器(Local Oscillator, LO)。調(diào)變后的射頻訊號(hào)結(jié)合成一個(gè)單端、單邊頻的射頻輸出訊號(hào)，并以46dBc進(jìn)行鏡像抑制。此外，調(diào)變器對(duì)I與Q混頻器進(jìn)行匹配，將LO載波訊號(hào)最大抑制在-43dBm。
組成的調(diào)變電路展現(xiàn)出良好的鄰近頻道功率比(Adjacent Channel Power Ratio, ACPR)效能，滿足傳輸頻譜遮蔽的需求。例如，在調(diào)變器射頻輸出值達(dá)-8dBm時(shí)，ACPR則高于-60dBc。由于輸出端的噪聲相當(dāng)?shù)停虼擞嵦?hào)可放大至最大的功率1瓦(美國為+30dBm)，或是歐規(guī)的2瓦。由于功率是用來為標(biāo)簽提供電力，藉以達(dá)到最大的讀取距離，因此不論是在何種狀況下，ACPR都須維持固定值。LTC5505射頻功率偵測(cè)器的內(nèi)部溫度補(bǔ)償機(jī)制，能精準(zhǔn)地測(cè)量功率，并提供穩(wěn)定回饋機(jī)制，來調(diào)節(jié)射頻功率放大器的輸出訊號(hào)。
基頻處理與網(wǎng)絡(luò)接口
在基頻部分，現(xiàn)場可編程邏輯門陣列(FPGA)可針對(duì)傳送至DAC的訊號(hào)以及從ADC傳來的訊號(hào)，進(jìn)行波形頻道化的作業(yè)。這個(gè)流程亦稱為數(shù)字中頻(IF)處理，其中包含一些過濾、增益控制、頻率轉(zhuǎn)換、以及取樣率改變等作業(yè)。FPGA甚至能以平行模式處理多個(gè)頻道。
圖4顯示RFID讀取機(jī)架構(gòu)的分區(qū)模式。其它基頻作業(yè)包括：
．預(yù)先偵測(cè)
．序列評(píng)估
．調(diào)變與解調(diào)變(包括ASK、頻率與相位偏移調(diào)變)
．訊號(hào)產(chǎn)生
．相關(guān)器處理
．尖峰偵測(cè)與門坎限制
．CRC與檢查碼
．編碼與譯碼(包括不歸零(NRZ)、曼徹斯特(Manchester)編碼、單極、差分、雙極、米勒(Miller)編碼)
．訊框偵測(cè)
．ID解擾碼
．安全加密引擎
接收到的RFID卷標(biāo)數(shù)據(jù)會(huì)透過串行端口或網(wǎng)絡(luò)接口，傳送至企業(yè)系統(tǒng)服務(wù)器。這種傳統(tǒng)架構(gòu)已演變成復(fù)雜分布式TCP/IP網(wǎng)絡(luò)的一部分，在此環(huán)境中，讀取機(jī)負(fù)責(zé)管理鄰近的標(biāo)簽。如今，讀取機(jī)則扮演標(biāo)簽與智能型分布式數(shù)據(jù)庫系統(tǒng)之間的網(wǎng)關(guān)器，連結(jié)至各種企業(yè)軟件應(yīng)用系統(tǒng)中。
這些基頻作業(yè)依據(jù)硬件/軟件的分割狀態(tài)，可在FPGA或數(shù)字訊號(hào)處理器、或結(jié)合兩種組件的系統(tǒng)上執(zhí)行。
基頻處理器不僅控制各種基頻作業(yè)的功能與排程，亦負(fù)責(zé)連結(jié)層通訊協(xié)議的作業(yè)。這些基頻作業(yè)包括：跳頻、側(cè)聽后傳送、以及防碰撞算法的處理。此外，基頻處理器亦可提供像是以太網(wǎng)絡(luò)、USB、或Firewire等接口。
基頻作業(yè)與數(shù)字射頻頻道化的處理功能，讓以FPGA型態(tài)的解決方案具備更高的吸引力與整合度。FPGA功能、DSP功能、基頻處理器功能，能藉由一個(gè)嵌入式處理器整合至一個(gè)FPGA組件中。
藉由FPGA快速實(shí)現(xiàn)RFID讀取機(jī)設(shè)計(jì)
圖5顯示一個(gè)以FPGA為基礎(chǔ)的RFID處理器架構(gòu)，其中的嵌入式處理器可使用一個(gè)硬件IP，如PowerPC，也可以是軟件核心如MicroBlaze，或甚至混合PowerPC與MicroBlaze。設(shè)計(jì)者可連結(jié)內(nèi)建的硬件以太網(wǎng)絡(luò)媒體存取控制(EMAC)，透過外部以太網(wǎng)絡(luò)實(shí)體層組件連結(jié)至以太網(wǎng)絡(luò)。另一種替代方案是采用Lite
Ethernet MAC IP來搭配/100-baseT網(wǎng)絡(luò)。
PowerPC/MicroBlaze嵌入型處理器負(fù)責(zé)執(zhí)行以下作業(yè)：
．EPC數(shù)據(jù)處理與轉(zhuǎn)送
．通訊協(xié)議處理
．詢答作業(yè)的排程
．TCP/IP網(wǎng)絡(luò)接口
．控制與監(jiān)視
．調(diào)制解調(diào)器控制器
．升級(jí)代理組件
．HTTP服務(wù)器
．SNMP/MIB處理
以賽靈思(Xilinx)的一款千兆以太網(wǎng)絡(luò)系統(tǒng)(Gigabit Ethernet System)參考設(shè)計(jì)－GSRD為例，其為一款EDK型態(tài)的參考系統(tǒng)，能在TCP/IP通訊協(xié)議與使用者數(shù)據(jù)接口間，扮演高效能橋接組件。GSRD組件具備的功能，可應(yīng)付TCP/IP系統(tǒng)每字節(jié)與每個(gè)封包的處理需求。
TCP傳送效能量測(cè)指標(biāo)，現(xiàn)已有MontaVista Linux操作系統(tǒng)以及Treck的專屬版本。藉由賽靈思XPS平臺(tái)的微處理器函式庫定義(Micro-processor Library Definition, MLD)，Nucleus PLUS實(shí)時(shí)操作系統(tǒng)，可運(yùn)用MicroBlaze與PowerPC處理器，為系統(tǒng)帶來更強(qiáng)的功能。同時(shí)能運(yùn)用芯片內(nèi)部存儲(chǔ)器來降低功耗、縮小尺寸，并提升效能，而完備的中介軟件，讓其成為RFID后端網(wǎng)絡(luò)系統(tǒng)最佳的解決方案。
可攜式讀取機(jī)能連結(jié)各類硬盤、QWERTY鍵盤、可攜式內(nèi)存接口、各種顯示器、以及其它以復(fù)雜可程序化邏輯組件(CPLD)實(shí)現(xiàn)的周邊裝置(圖6)，這些CPLD能以極低的耗電量、高速效能、以及小型芯片封裝之優(yōu)勢(shì)，協(xié)助應(yīng)用處理器與支持上述功能。
展望未來，RFID讀取機(jī)將會(huì)把如RF通訊協(xié)議處理等各種前端DSP功能，整合至FPGA組件。目前RF通訊協(xié)議處理仍是由獨(dú)立DSP組件負(fù)責(zé)。嵌入式軟件處理器核心已能提供優(yōu)異的DMIPS/MHz效能，不久將能取代后端外部處理器，以支持控制讀取機(jī)的應(yīng)用功能，透過可編程邏輯組件為RFID讀取機(jī)帶來最大彈性與降低成本的優(yōu)勢(shì)。
