摘要：基于磁致伸縮位移傳感器的位移測量原理.討論了位移測量的方法與實現(xiàn)。通過測量發(fā)射脈沖與回波脈沖的時間差計 算活動磁鐵的位置。基于FPGA器件設(shè)計了數(shù)字移相脈沖計數(shù)方式對時間進行精確測量.該方法對于提高測量位移精度.降 低測量系統(tǒng)對高頻的要求.對提高系統(tǒng)穩(wěn)定性和抗干擾能力有重要意義。
關(guān)鍵詞：磁致伸縮 數(shù)字移相 時間測量 FPGA
1 引 言
磁致伸縮位移傳感器是一種以磁致扭轉(zhuǎn)波為傳播 媒介的傳感器，這種傳感器安裝簡單、方便，能承受高 溫、高壓和高振蕩的環(huán)境。廣泛應(yīng)用于易爆、易燃易揮 發(fā)、有腐蝕的場合，但在國內(nèi)設(shè)計和應(yīng)用的都比較少。 文中基于磁致伸縮位移傳感器的原理，闡述了一種可 以提高磁致伸縮位移傳感器精度的位移測量方法。
2 磁致伸縮位移傳感器的原理
磁致伸縮位移傳感器(M agnetostrictive Position Sensor)如圖1所示，主要由波導(dǎo)鋼絲1，位置磁鐵4, 波檢測器3和電子系統(tǒng)5組成。位置磁鐵通常裝在一 個運動部件A上，而傳感器主體則裝在一個固定的部件B上。傳感器工作時，電子信號和處理系統(tǒng)5以時間 間隔為T1發(fā)給磁致波導(dǎo)鋼絲1的激勵脈沖電流L。該 脈沖電流將產(chǎn)生一個圍繞波導(dǎo)鋼絲1的旋轉(zhuǎn)磁場。位 置磁鐵4也產(chǎn)生一個固定的磁場。在這兩個磁場的正 交作用下，波導(dǎo)鋼絲產(chǎn)生磁致彈性伸縮，形成一個磁致 旋轉(zhuǎn)波2。該旋轉(zhuǎn)波沿著波導(dǎo)鋼絲以2800m/S的速度 向兩邊傳播。當(dāng)它傳到波導(dǎo)鋼絲一端的波檢測器3時 被轉(zhuǎn)換成電信號Ua。通過測量磁致旋轉(zhuǎn)波從位置磁鐵 4傳到波檢測器3的時間TO就能確定位置磁鐵和波 檢測器之間的距離。這樣，當(dāng)部件A和B產(chǎn)生相對運 動，通過磁致旋轉(zhuǎn)波位移傳感器就可以確定部件A的位置和速度。
3 位移測量原理和常規(guī)方法分析
磁致伸縮位移傳感器的位移計算非常簡單，將所測量的時間差乘以磁致伸縮扭轉(zhuǎn)波的傳播速度:位置 =時差x扭轉(zhuǎn)波傳播速度-零點位置(零點位置為零 區(qū)與死區(qū)之和)。由于磁致伸縮材料采用圓形截面絲， 根據(jù)Pochhammer的二維彈性理論，扭轉(zhuǎn)波在圓截面 桿中的傳播形式是關(guān)于圓柱中心軸對稱的，其扭轉(zhuǎn)波速ci= (G/P)1/2其中:G為磁致伸縮材料的切變模 量，P為磁致伸縮材料的密度值。
圖1 磁致旋轉(zhuǎn)波位移傳感器的測量原理
那么位移L= C1 * T。- L。(其中:C1為應(yīng)變波的傳播速度T為時間間隔，L為零點位置，零點位置等于 零區(qū)與死區(qū)之和)。可知，位移測量誤差A(yù)L= Ac1 * T。+ AT* C1，其中對具體的波導(dǎo)管來說，在一定溫度范 圍內(nèi)，G和P都是恒定的，因此C1是恒定的，即Ac1=。， 那么位移測量的誤差主要由時間量檢測的誤差決定， AL= AT。* c1，因而時差的測量是計算位置精度的關(guān) 鍵。電子技術(shù)及計算機技術(shù)的發(fā)展為精確測量提供了 大量高性能、小體積的器件和眾多算法。利用現(xiàn)代計算 機計數(shù)及電子技術(shù)，可對脈沖聲波的傳播時間進行精 確測量。通常采用數(shù)字電路容易達到低噪聲和高精度 的特點。電子電路由外置控制器提供觸發(fā)信號。傳感器電子接收電路利用觸發(fā)脈沖和回波脈沖調(diào)制產(chǎn)生一個 寬脈沖，調(diào)制后的脈沖寬度與磁鐵位置成正比。利用數(shù) 字計數(shù)方式來對寬脈沖進行測量，計數(shù)功能的實現(xiàn)就 是要保證在觸發(fā)脈沖開始時計數(shù)，而在接收到回波信 號后停止計數(shù)。通過計數(shù)器的計數(shù)值就可以計算位移。
時間差測量原理如圖2所示。
圖中兩個窄脈沖信號分別為觸發(fā)脈沖和回波脈 沖。利用這兩個窄脈沖信號調(diào)制出來的脈沖寬度分別 為T2和T3。觸發(fā)信號的時間T1已知。如果計數(shù)器的時鐘頻率為f，周期為T。若對于T2段，計數(shù)器的計數(shù) 值為m2,對于T3段的計數(shù)值為m3,那么T0= (m2+ m3) * T/2+ T1/2;由于采用數(shù)字計數(shù)方式測量，計數(shù) 誤差為± 1，時間誤差為±T，時間分辨力越高,位移測 量誤差越小，所以高分辨力的時間量檢測對傳感器實 現(xiàn)高精度測量很關(guān)鍵。如果要提高時間分辨力,提高計 數(shù)器的時鐘頻率是有效辦法，由AL= AT。* c1= c1/f圖2時間差測量原理圖 其中:f為計數(shù)器的計數(shù)頻率。
對于本傳感器的材料，c1= 280Qm/s,如果系統(tǒng)要 求位移最大誤差為20jum，則： f= 2800* 106/20= 14CMHz 如果系統(tǒng)計數(shù)時鐘頻率為5(MHz,則時間誤差為 ±2Qns,位移最大誤差為56_。由此可見，如果達到系 統(tǒng)高精度要求，這種簡單的計數(shù)方式需要很高的時鐘 頻率，而在這樣的高頻狀態(tài)下，系統(tǒng)抗電磁輻射干擾能 力又對系統(tǒng)的成本提出了更高的要求。如果不使設(shè)計 陷入兩難境地，應(yīng)該尋求新的測量方式。
4 數(shù)字相移脈寬時間測量方法
所謂移相是指對于兩路同頻信號,以其中一路為 參考信號,另一路相對于該參考信號做超前或滯后的 移動形成相位差。數(shù)字移相通常采用延時方法,以延時 的長短來決定兩數(shù)字信號間的相位差,以四相移為例， 闡述數(shù)字相移脈寬的測量，如圖3所示。
圖3數(shù)字相移脈寬時間測量原理圖
時鐘信號CLK0依次進行90°移相，得到CLK， CLK1和CLK2,這四路時鐘信號驅(qū)動四個相同的計數(shù)器對待測信號進行計數(shù)。設(shè)時鐘頻率為f，周期為T，四 個計數(shù)器的計數(shù)值分別為m0,m,m1,m2,則最后的脈 寬測量值為:T0= (m0+ m+ m1+ m2) * T/4。可以看 到，這種計數(shù)方式的時鐘頻率相當(dāng)于將原始計數(shù)時鐘 進行4倍頻，以4f的頻率進行測量，因而將測量精度 也提高到原來的四倍。將數(shù)字相移脈寬時間測量方法 用于測量圖2中的兩個已調(diào)制信號，則可以極大的提 高系統(tǒng)精度，改善系統(tǒng)性能。如果原來的系統(tǒng)時鐘為 50MHz，系統(tǒng)的等效時鐘為200MHz，如果不考慮各路 計數(shù)時鐘間的相對延遲時間誤差，其測量的最大誤差 降為原來的四分之一，僅為5μm。同時，這種方法保證了整個電路的最大工作頻率仍為f，避免了時鐘提高 帶來的一系列問題。
5 數(shù)字相移時間測量的實現(xiàn)
由于傳感器器件有效長度為150mm，則最長時差 為 Tmax= 15mm/2800m (s)= 53 57微秒系統(tǒng)采用 50MHz 時鐘，則最大計數(shù)值為Mmax≈2680,為了便于與數(shù)字處 理系統(tǒng)接口，采用八位計數(shù)器異步串連計數(shù)，則對于每 一路時鐘需要4個計數(shù)器。在系統(tǒng)讀取時，依次從高到 低讀取8位計數(shù)值。由于時鐘為5(MHz，產(chǎn)生90°的相 移需要的時間延時為5ns。
數(shù)字相移脈寬時間測量的基本點在于時鐘信號的 相位延遲,而相位延遲在實際實現(xiàn)中是通過時間波形 的延遲來實現(xiàn)，因而實現(xiàn)準確的和確定的電路延遲對 于該模型的完整性有重要作用。實現(xiàn)延時有多種方法， 如采用分立元件實現(xiàn)，但這種方法存在電路復(fù)雜可靠 性差等缺點。文中采用FPGA器件實現(xiàn)高精度的延時 具有電路簡單、功能強、修改方便和可靠性高等優(yōu)點。 RTEX-II系列FPGA器件有4~12個數(shù)字時鐘管理 器DCM,每個DCM都提供了應(yīng)用范圍廣、功能強大 的時鐘管理功能。如時鐘去時滯、頻率合成及移相等。 它利用延時鎖定環(huán)DLL，消除時鐘焊盤和內(nèi)部時鐘引 腳間的擺動，同時它還提供多種時鐘控制技術(shù)，實現(xiàn)時 鐘周期內(nèi)任意位置的精確相位控制，非常適合時序微 調(diào)應(yīng)用，對設(shè)置和保持時序?qū)史浅ｊP(guān)鍵。DCM相移 具有可變相移和固定相移兩種模式。設(shè)計中，由于延時 量由用戶外部輸入提供,故采用可變相移模式。在可變 相移模式中，用戶可以動態(tài)地反復(fù)將相位向前或向后 移動輸入時鐘周期的1/256。可變相移模式中,相移控制針如表1所示。
當(dāng)PSEN信號有效,則相移值可以由與相移時鐘 PSCLK同步的PSNCDEC信號決定動態(tài)地増加或減 少。設(shè)計中相移時鐘由輸入時鐘提供，PSDONE輸出 信號與相移時鐘同步，它輸出一個相移時鐘周期的高 電平表示相移已經(jīng)完成，同時表示一個新的相移可以 開始。輸入時鐘經(jīng)過DCM移相電路移相后，得到所需 延時之后的時鐘輸出。設(shè)計采用自頂向下的設(shè)計方法, 采用硬件描述語言VHDL完成DCM移相、狀態(tài)機控 制及參數(shù)輸入三大功能模塊的設(shè)計輸入。DCM的相移 模式為可變相移模式。根據(jù)用戶輸入的所需延時量，在 -64~+ 64之間取一個整數(shù)相移值，通過時鐘選擇器 選擇用CLK0、CLK1實現(xiàn)0- 10ns的多種時延。文中 采用6個DCM，兩個一組,每一組DCM實現(xiàn)90°的相 移，將三組串連，四個節(jié)點的輸出就分別是原始時鐘、 相移90 °時鐘、相移180 °時鐘、相移270 °時鐘。實際上， 由于FPGA器件編程的方便性,可以充分利用這種特 點，以實現(xiàn)更多倍數(shù)的倍頻，6倍頻、9倍頻甚至更大倍 數(shù)的倍頻等等，實現(xiàn)原理是一樣的，具體應(yīng)根據(jù)實際要 求來做。由于篇幅原因，對VHDL編程及其代碼不再贅述。
6 結(jié) 論
文中提出的方法實際上是對一路基準時鐘利用相 移產(chǎn)生幾路等時差的時鐘進行計數(shù)，所以該技術(shù)的關(guān) 鍵問題在于相移精確，而對于計數(shù)器的要求不是太高。 這樣利用FPGA完全可以滿足參數(shù)要求，而且具有體 積小、功耗低、性能穩(wěn)定、設(shè)計調(diào)試方便等優(yōu)點。模擬的 移相器無法達到要求，只能利用數(shù)字移相器件來滿足 精度要求，但目前該器件價格非常高，一般難以接受。 如果能夠利用FPGA這樣的可編程器件做出高精度 的數(shù)字移相電路必將有極高的利用價值。（作者：李慶山潘日敏戴曙光楊永才）
