在為下一代服務(wù)器和交換機(jī)實(shí)現(xiàn)從10G到25G系統(tǒng)的轉(zhuǎn)換時(shí)，硬件設(shè)計(jì)工程師們必須滿足以下這些互相抵觸和矛盾的目標(biāo)：盡可能降低數(shù)據(jù)延遲、保持或減小功耗、以及盡可能地降低成本。為了用具有競(jìng)爭(zhēng)力的成本優(yōu)勢(shì)為數(shù)據(jù)中心用戶提供世界一流的產(chǎn)品，從根本上來說，你必須少花錢多辦事。
以下是5個(gè)快速小竅門，它能使你在設(shè)計(jì)25G系統(tǒng)時(shí)做出很好的平衡：
1.確定系統(tǒng)中的哪條鏈路將會(huì)需要信號(hào)調(diào)節(jié)；這將取決于走線長(zhǎng)度和印刷電路板 (PCB) 材質(zhì)。低損耗材料需要較少的信號(hào)調(diào)節(jié)，不過它們的價(jià)格也比標(biāo)準(zhǔn)材料要貴。損耗大于專門用途集成電路 (ASIC) 的內(nèi)在補(bǔ)償功能的通道將需要某種形式的信號(hào)調(diào)節(jié)。例如，如果你的ASIC能夠?qū)崿F(xiàn)30dB的補(bǔ)償，你就有可能希望為損耗達(dá)到27dB或以上的通道增加信號(hào)調(diào)節(jié)，而其中的3dB差異可以作為安全裕量。
圖1是一個(gè)PCB材料A和B之間的通道損耗預(yù)算分析比較示例圖。
圖1：一個(gè)系統(tǒng)內(nèi)通道的示例分布，假定ASIC損耗補(bǔ)償能力：12.9GHz時(shí)為30dB，PCB材料A損耗：12.9GHz時(shí)為每英寸0.8dB，PCB材料B損耗：12.9GHz時(shí)為每英寸1.1dB。
2.對(duì)于那些需要信號(hào)調(diào)節(jié)的通道，用小型封裝實(shí)現(xiàn)設(shè)計(jì)靈活性。小型封裝提供高通道密度，并且使你能夠使用重定時(shí)器或引腳兼容中繼器。
3.設(shè)計(jì)一個(gè)適應(yīng)重定時(shí)器或中繼器需要的電源解決方案。例如，TPS53513同步降壓轉(zhuǎn)換器能夠提供8A電流，已足夠一組6個(gè)重定時(shí)器或中繼器的用電需要。
4.確定SMBus尋址機(jī)制，這個(gè)機(jī)制需要對(duì)電路板上的每個(gè)重定時(shí)器/中繼器器件進(jìn)行單獨(dú)尋址。你可以用16個(gè)唯一SMBus地址中的一個(gè)來對(duì)每個(gè)器件進(jìn)行引腳配置。如果一塊電路板上有超過16個(gè)器件，可以考慮使用一個(gè)諸如TCA/PCA系列I2C/SMBus開關(guān)的I2C擴(kuò)展器來將這個(gè)SMBus分為多個(gè)總線。
5.在電路板上放置一個(gè)單個(gè)低成本25MHz (±100ppm) 2.5V單端時(shí)鐘，以支持多達(dá)20個(gè)重定時(shí)器器件。由于它不用于恢復(fù)數(shù)據(jù)，所以這個(gè)時(shí)鐘不具有任何抖動(dòng)需要。這個(gè)重定時(shí)器將接受時(shí)鐘計(jì)時(shí)，對(duì)其進(jìn)行緩沖，并且將其復(fù)制在一個(gè)輸出引腳上，以便輕松連接到下一個(gè)重定時(shí)器。無需用到多個(gè)晶振或扇出緩沖器。如果你最終決定使用中繼器，而不是重定時(shí)器的話，那么你可以選擇不組裝這個(gè)組件來降低成本。
為了使以上這些技巧在實(shí)現(xiàn)起來更加簡(jiǎn)單，TI已經(jīng)引入了業(yè)內(nèi)首款引腳兼容中繼器 (DS280BR810) 和重定時(shí)器 (DS250DF810) 解決方案產(chǎn)品組合，以實(shí)現(xiàn)25G背板和前端口應(yīng)用。而這些是如何幫助實(shí)現(xiàn)功耗、性能和價(jià)格之間的平衡呢？這一切都與設(shè)計(jì)簡(jiǎn)便性和靈活性相關(guān)。
TI的引腳兼容中繼器和重定時(shí)器解決方案使你能夠在盡可能減小延遲和降低物料清單 (BOM) 成本的同時(shí)，選擇一款滿足你性能目標(biāo)的解決方案。硬件工程師知道，周圍元件的成本、尺寸和復(fù)雜度與中繼器或重定時(shí)器本身同樣重要。可以考慮一下圖2中的電路板設(shè)計(jì)示例。
圖2：圖示了一個(gè)TI解決方案（右側(cè)）相對(duì)于一個(gè)普通解決方案（左側(cè)）的簡(jiǎn)便性和節(jié)約的成本
表1：TI的25G信號(hào)調(diào)節(jié)解決方案與其它解決方案間的比較
TI的25G DS280BR810中繼器和DS250DF810重定時(shí)器解決方案的引腳兼容屬性使你能夠生成一個(gè)電路原理圖，以評(píng)估這兩個(gè)選項(xiàng)，從而實(shí)現(xiàn)針對(duì)最終產(chǎn)品的成本、功耗、和性能優(yōu)化。信號(hào)完整性工程師們能夠用中繼器解決方案來開始測(cè)試，這個(gè)解決方案提供更低成本和功耗。如果系統(tǒng)中的抖動(dòng)和串?dāng)_需要更高性能，那么它們可以升級(jí)到一個(gè)引腳兼容重定時(shí)器解決方案。
小物件真的具有大作用。可以想象一個(gè)常見的、有20000臺(tái)服務(wù)器的數(shù)據(jù)中心。使用中繼器，而不使用重定時(shí)器能夠使一個(gè)服務(wù)器網(wǎng)絡(luò)接口卡 (NIC) 節(jié)省大約1W的功耗，累加在一起每年節(jié)省的電費(fèi)超過21000美元（每度電0.12美元），這其中還不包括所節(jié)省的冷卻方面的開銷。如果你將BOM的元件成本減少5美元，就能多節(jié)省100000美元。最后，50ns延遲與500ps延遲之間的差異在于，滿足整個(gè)數(shù)據(jù)中心服務(wù)請(qǐng)求的同時(shí)，每天會(huì)“浪費(fèi)”8個(gè)小時(shí)的時(shí)間（假定每秒有2000個(gè)請(qǐng)求，每天每臺(tái)服務(wù)器的總使用時(shí)間為4小時(shí)）。
通過使用以上這些技巧，你應(yīng)該能夠設(shè)計(jì)出一款在成本、功耗和性能之間做出很好均衡的電路板。
其它資源
進(jìn)一步了解TI的信號(hào)調(diào)節(jié)產(chǎn)品組合。
下載DS280BR810數(shù)據(jù)表。
查看DS250DF810數(shù)據(jù)表。
用TI WEBENCH接口設(shè)計(jì)工具來簡(jiǎn)化設(shè)計(jì)。
觀看TI 25G重定時(shí)器和中繼器產(chǎn)品的視頻演示。
下載TI的100GbE QSFP28參考設(shè)計(jì)。
原文鏈接：
https://e2e.ti.com/blogs_/b/analogwire/archive/2016/02/01/designing-a-25g-system-5-tips-to-balance-power-performance-and-price
