發布日期：2022-04-20 點擊率：67
本文中，小編將對ADI ADSP-TS101S處理器予以介紹，如果你想對它的詳細情況有所認識，或者想要增進對它的了解程度，不妨請看以下內容哦。
處理器出現于大規模集成電路時代，處理器架構設計的迭代更新以及集成電路工藝的不斷提升促使其不斷發展完善。從最初專用于數學計算到廣泛應用于通用計算，從4位到8位、16位、32位處理器，最后到64位處理器，從各廠商互不兼容到不同指令集架構規范的出現，處理器自誕生以來一直在飛速發展。
ADSP-TS101S是TigerSHARC處理器系列中的第一位成員。ADI公司的TigerSHARC處理器面向依賴多個處理器協作執行運算密集型實時功能的多種信號處理應用，非常適合視頻和通信市場，包括3G蜂窩和寬帶無線基站以及國防、醫療成像、工業儀器儀表等。ADSP-TS101S采用靜態超標量架構，集成RISC、VLIW和標準DSP功能。對定點和浮點數據類型的內在支持，再加上領先的多處理能力，給TigerSHARC處理器帶來了無與倫比的DSP性能。ADSP-TS101S的時鐘速率為300 MHz，具有業內較高的16位定點性能，32位1024浮點復合FFT時間為32.5 ms。
ADSP-TS101S性能：
? 高性能300MHz、3.3ns指令速率DSP內核
? 每個周期執行8次16位MAC及40位累加或2次32位MAC及80位累加
? 每個周期執行6次單精度浮點或24次16位定點運算(性能為1800 MFLOPS或7.2 GOPS)
? 8周期指令流水線;3周期取指管線和5周期執行管線
? 并行設計允許每周期最多執行4個32位指令
ADSP-TS101S采用19mm X 19mm 和27mm×27mm低成本塑封球柵陣列封裝。TigerSHARC目前提供通用采樣版本。
ADSP-TS101S TigerSHARC? 處理器是一款超高性能、靜態超標量處理器，針對大信號處理任務和通信基礎設施進行了優化。 DSP 將非常寬的內存寬度與雙計算模塊(支持 32 位和 40 位浮點以及 8、16、32 和 64 位定點處理)相結合，為數字技術設定了新的性能標準 信號處理器。 TigerSHARC 處理器的靜態超標量架構允許處理器每個周期最多執行 4 條指令，執行 24 個定點(16 位)操作或 6 個浮點操作。
三個獨立的 128 位寬的內部數據總線，每個都連接到三個 2M 位存儲器組之一，支持四字數據、指令和 I/O 訪問，并提供每秒 14.4G 字節的內部存儲器帶寬。 ADSP-TS101S 處理器的內核工作頻率為 300 MHz，指令周期時間為 3.3 ns。 利用其單指令多數據 (SIMD) 功能，ADSP-TS101S 每秒可以執行 24 億個 40 位 MAC 或 6 億個 80 位 MAC。
TigerSHARC 處理器使用靜態超標量架構。 這種架構是超標量的，因為 ADSP-TS101S 處理器的內核可以使用 DSP 的雙計算塊同時執行以超大指令字 (VLIW) 指令線編碼的一到四個 32 位指令。 因為 DSP 在運行時不執行指令重新排序——程序員在運行前選擇哪些操作將并行執行——指令的順序是靜態的。
除了少數例外，一條指令線，無論它包含一條、兩條、三條還是四條 32 位指令，在八深處理器流水線中以一個周期的吞吐量執行。
為了優化 DSP 程序執行，程序員在編碼指令行時必須遵循 DSP 的指令并行規則集。通常，DSP 可以在每個周期并行執行的指令的選擇取決于每條指令所需的指令線資源以及指令中使用的源寄存器和目標寄存器。程序員可以直接控制三個核心組件——IALU、計算塊和程序定序器。
在大多數情況下，ADSP-TS101S 具有一個完全互鎖的兩周期算術執行流水線，因此每當計算結果無法用于依賴它的另一操作時，DSP 會根據需要自動插入一個或多個停頓周期。 使用無依賴性指令進行高效編程可以消除大多數計算和內存傳輸數據依賴性。
此外，ADSP-TS101S 以兩種方式支持 SIMD 操作——SIMD 計算模塊和 SIMD 計算。 程序員可以指示兩個計算塊對相同的數據(廣播分布)或不同的數據(合并分布)進行操作。 此外，每個計算塊可以并行執行四個 16 位或八個 8 位 SIMD 計算。
最后，小編誠心感謝大家的閱讀。你們的每一次閱讀，對小編來說都是莫大的鼓勵和鼓舞。最后的最后，祝大家有個精彩的一天。
下一篇： PLC、DCS、FCS三大控
上一篇： 如何減少以太網交換機
