集成電路設(shè)計(jì)(Integrated circuit design, IC design)，亦可稱之為超大規(guī)模集成電路設(shè)計(jì)(VLSI
design)，是指以集成電路、超大規(guī)模集成電路為目標(biāo)的設(shè)計(jì)流程。集成電路設(shè)計(jì)涉及對(duì)電子器件(例如晶體管、電阻器、電容器等)、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導(dǎo)體襯底材料之上，這些組件通過半導(dǎo)體器件制造工藝(例如光刻等)安置在單一的硅襯底上，從而形成電路。
集成電路設(shè)計(jì)最常使用的襯底材料是硅。設(shè)計(jì)人員會(huì)使用技術(shù)手段將硅襯底上各個(gè)器件之間相互電隔離，以控制整個(gè)芯片上各個(gè)器件之間的導(dǎo)電性能。PN結(jié)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管等組成了集成電路器件的基礎(chǔ)結(jié)構(gòu)，而由后者構(gòu)成的互補(bǔ)式金屬氧化物半導(dǎo)體則憑借其低靜態(tài)功耗、高集成度的優(yōu)點(diǎn)成為數(shù)字集成電路中邏輯門的基礎(chǔ)構(gòu)造
[1]
。設(shè)計(jì)人員需要考慮晶體管、互連線的能量耗散，這一點(diǎn)與以往由分立電子器件開始構(gòu)建電路不同，這是因?yàn)榧呻娐返乃衅骷技稍谝粔K硅片上。金屬互連線的電遷移以及靜電放電對(duì)于微芯片上的器件通常有害，因此也是集成電路設(shè)計(jì)需要關(guān)注的課題。隨著集成電路的規(guī)模不斷增大，其集成度已經(jīng)達(dá)到深亞微米級(jí)(特征尺寸在130納米以下)，單個(gè)芯片集成的晶體管已經(jīng)接近十億個(gè)。由于其極為復(fù)雜，集成電路設(shè)計(jì)相較簡單電路設(shè)計(jì)常常需要計(jì)算機(jī)輔助的設(shè)計(jì)方法學(xué)和技術(shù)手段。集成電路設(shè)計(jì)的研究范圍涵蓋了數(shù)字集成電路中數(shù)字邏輯的優(yōu)化、網(wǎng)表實(shí)現(xiàn)，寄存器傳輸級(jí)硬件描述語言代碼的書寫，邏輯功能的驗(yàn)證、仿真和時(shí)序分析，電路在硬件中連線的分布，模擬集成電路中運(yùn)算放大器、電子濾波器等器件在芯片中的安置和混合信號(hào)的處理。相關(guān)的研究還包括硬件設(shè)計(jì)的電子設(shè)計(jì)自動(dòng)化(EDA)、計(jì)算機(jī)輔助設(shè)計(jì)(CAD)方法學(xué)等，是電機(jī)工程學(xué)和計(jì)算機(jī)工程的一個(gè)子集。對(duì)于數(shù)字集成電路來說，設(shè)計(jì)人員更多的是站在高級(jí)抽象層面，即寄存器傳輸級(jí)甚至更高的系統(tǒng)級(jí)(有人也稱之為行為級(jí))，使用硬件描述語言或高級(jí)建模語言來描述電路的邏輯、時(shí)序功能，而邏輯綜合可以自動(dòng)將寄存器傳輸級(jí)的硬件描述語言轉(zhuǎn)換為邏輯門級(jí)的網(wǎng)表。對(duì)于簡單的電路，設(shè)計(jì)人員也可以用硬件描述語言直接描述邏輯門和觸發(fā)器之間的連接情況。
網(wǎng)表經(jīng)過進(jìn)一步的功能驗(yàn)證、布局、布線，可以產(chǎn)生用于工業(yè)制造的GDSII文件，工廠根據(jù)該文件就可以在晶圓上制造電路。模擬集成電路設(shè)計(jì)涉及了更加復(fù)雜的信號(hào)環(huán)境，對(duì)工程師的經(jīng)驗(yàn)有更高的要求，并且其設(shè)計(jì)的自動(dòng)化程度遠(yuǎn)不及數(shù)字集成電路。逐步完成功能設(shè)計(jì)之后，設(shè)計(jì)規(guī)則會(huì)指明哪些設(shè)計(jì)匹配制造要求，而哪些設(shè)計(jì)不匹配，而這個(gè)規(guī)則本身也十分復(fù)雜。集成電路設(shè)計(jì)流程需要匹配數(shù)百條這樣的規(guī)則。在一定的設(shè)計(jì)約束下，集成電路物理版圖的布局、布線對(duì)于獲得理想速度、信號(hào)完整性、減少芯片面積來說至關(guān)重要。半導(dǎo)體器件制造的不可預(yù)測(cè)性使得集成電路設(shè)計(jì)的難度進(jìn)一步提高。在集成電路設(shè)計(jì)領(lǐng)域，由于市場(chǎng)競(jìng)爭的壓力，電子設(shè)計(jì)自動(dòng)化等相關(guān)計(jì)算機(jī)輔助設(shè)計(jì)工具得到了廣泛的應(yīng)用，工程師可以在計(jì)算機(jī)軟件的輔助下進(jìn)行寄存器傳輸級(jí)設(shè)計(jì)、功能驗(yàn)證、靜態(tài)時(shí)序分析、物理設(shè)計(jì)等流程。
集成電路設(shè)計(jì)通常是以“模塊”作為設(shè)計(jì)的單位的。例如，對(duì)于多位全加器來說，其次級(jí)模塊是一位的加法器，而加法器又是由下一級(jí)的與門、非門模塊構(gòu)成，與、非門最終可以分解為更低抽象級(jí)的CMOS器件。從抽象級(jí)別來說，數(shù)字集成電路設(shè)計(jì)可以是自頂向下的，即先定義了系統(tǒng)最高邏輯層次的功能模塊，根據(jù)頂層模塊的需求來定義子模塊，然后逐層繼續(xù)分解;設(shè)計(jì)也可以是自底向上的，即先分別設(shè)計(jì)最具體的各個(gè)模塊，然后如同搭積木一般用這些最底層模塊來實(shí)現(xiàn)上層模塊，最終達(dá)到最高層次。在許多設(shè)計(jì)中，自頂向下、自底向上的設(shè)計(jì)方法學(xué)是混合使用的，系統(tǒng)級(jí)設(shè)計(jì)人員對(duì)整體體系結(jié)構(gòu)進(jìn)行規(guī)劃，并進(jìn)行子模塊的劃分，而底層的電路設(shè)計(jì)人員逐層向上設(shè)計(jì)、優(yōu)化單獨(dú)的模塊。最后，兩個(gè)方向的設(shè)計(jì)人員在中間某一抽象層次會(huì)合，完成整個(gè)設(shè)計(jì)。
