在线免费观看成年人视频-在线免费观看国产-在线免费观看国产精品-在线免费观看黄网站-在线免费观看精品

　　數(shù)字信號(hào)處理芯片（DSP） 具有高性能的CPU（時(shí)鐘性能超過(guò)100MHZ）和高速先進(jìn)外圍設(shè)備，通過(guò)CMOS處理技術(shù)，DSP芯片的功耗越來(lái)越低。這些巨大的進(jìn)步增加了DSP電路板設(shè)計(jì)的復(fù)雜性，并且同簡(jiǎn)單的數(shù)字電路設(shè)計(jì)相比較，面臨更多相似的問(wèn)題。

　　以下是DSP硬件設(shè)計(jì)的一些注意事項(xiàng)，謹(jǐn)供參考。

　　時(shí)鐘電路選擇原則

　　1，系統(tǒng)中要求多個(gè)不同頻率的時(shí)鐘信號(hào)時(shí)，首選可編程時(shí)鐘芯片;

　　2，單一時(shí)鐘信號(hào)時(shí)，選擇晶體時(shí)鐘電路;

　　3，多個(gè)同頻時(shí)鐘信號(hào)時(shí)，選擇晶振;

　　4，盡量使用DSP片內(nèi)的PLL，降低片外時(shí)鐘頻率，提高系統(tǒng)的穩(wěn)定性;

　　5，C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片內(nèi)無(wú)振蕩電路，不能用晶體時(shí)鐘電路;

　　6，VC5401、VC5402、VC5409和F281x等DSP時(shí)鐘信號(hào)的電平為1.8V，建議采用晶體時(shí)鐘電路

　　未用的輸入／輸出引腳的處理

　　1，未用的輸入引腳不能懸空不接，而應(yīng)將它們上拉活下拉為固定的電平

　　1）關(guān)鍵的控制輸入引腳，如Ready、Hold等，應(yīng)固定接為適當(dāng)?shù)臓顟B(tài)，Ready引腳應(yīng)固定接為有效狀態(tài)，Hold引腳應(yīng)固定接為無(wú)效狀態(tài)

　　2）無(wú)連接（NC）和保留（RSV）引腳，NC 引腳：除非特殊說(shuō)明，這些引腳懸空不接，RSV引腳：應(yīng)根據(jù)數(shù)據(jù)手冊(cè)具體決定接還是不接

　　3）非關(guān)鍵的輸入引腳，將它們上拉或下拉為固定的電平，以降低功耗

　　2，未用的輸出引腳可以懸空不接

　　3，未用的I/O引腳：如果確省狀態(tài)為輸入引腳，則作為非關(guān)鍵的輸入引腳處理，上拉或下拉為固定的電平;如果確省狀態(tài)為輸出引腳，則可以懸空不接

　　為什么要片內(nèi)RAM大的DSP效率高？

　　目前DSP發(fā)展的片內(nèi)存儲(chǔ)器RAM越來(lái)越大，要設(shè)計(jì)高效的DSP系統(tǒng)，就應(yīng)該選擇片內(nèi)RAM較大的DSP。片內(nèi)RAM同片外存儲(chǔ)器相比，有以下優(yōu)點(diǎn)：

　　1）片內(nèi)RAM的速度較快，可以保證DSP無(wú)等待運(yùn)行。

　　2）對(duì)于C2000/C3x/C5000系列，部分片內(nèi)存儲(chǔ)器可以在一個(gè)指令周期內(nèi)訪問(wèn)兩次，使得指令可以更加高效。

　　3）片內(nèi)RAM運(yùn)行穩(wěn)定，不受外部的干擾影響，也不會(huì)干擾外部。

　　4）DSP片內(nèi)多總線，在訪問(wèn)片內(nèi)RAM時(shí)，不會(huì)影響其它總線的訪問(wèn)，效率較高。

　　如何編寫(xiě)DSP外部的Flash？

　　DSP的外部Flash編寫(xiě)方法：

　　1.通過(guò)編程器編寫(xiě)：將OUT文件通過(guò)HEX轉(zhuǎn)換程序轉(zhuǎn)換為編程器可以接受的格式，再由編程器編寫(xiě)。

　　2.通過(guò)DSP軟件編寫(xiě)：您需要根據(jù)Flash的說(shuō)明，編寫(xiě)Flash的編寫(xiě)程序，將應(yīng)用程序和編寫(xiě)Flash的程序分別load到RAM中，運(yùn)行編寫(xiě)程序編寫(xiě)。

　　DSP外接存儲(chǔ)器的控制方式

　　對(duì)于一般的存儲(chǔ)器具有RD、WR和CS等控制信號(hào)，許多DSP（C3x、C5000）都沒(méi)有控制信號(hào)直接連接存儲(chǔ)器，一般采用的方式如下：

　　1.CS有地址線和PS、DS或STRB譯碼產(chǎn)生;

　　2./RD=/STRB+/R/W; 3./WR=/STRB+R/W。

　　5V/3.3V如何混接？

　　DSP的發(fā)展同集成電路的發(fā)展一樣，新的DSP都是3.3V的，但目前還有許多外圍電路是5V的，因此在DSP系統(tǒng)中，經(jīng)常有5V和3.3V的DSP混接問(wèn)題。在這些系統(tǒng)中，應(yīng)注意：

　　1）DSP輸出給5V的電路（如D/A），無(wú)需加任何緩沖電路，可以直接連接。

　　2）DSP輸入5V的信號(hào)（如A/D），由于輸入信號(hào)的電壓》4V，超過(guò)了DSP的電源電壓，DSP的外部信號(hào)沒(méi)有保護(hù)電路，需要加緩沖，如 74LVC245等，將5V信號(hào)變換成3.3V的信號(hào)。

　　3）仿真器的JTAG口的信號(hào)也必須為3.3V，否則有可能損壞DSP。

　　DSP工作的基本條件：

　　1）DSP電源和地連接正確。

　　2）DSP時(shí)鐘正確。

　　3）DSP的控制信號(hào)RS和HOLD信號(hào)接高電平。

　　4）C2000的watchdog關(guān)掉。

　　5）不可屏蔽中斷NMI上拉高電平

　　6）READY引腳上拉高電平