發布日期：2022-07-15 點擊率：36
思源科技成立于1996年,旗下有Novas糾錯系列與Silicon Canvas Laker版圖設計自動化工具兩大產品線。前者已使該公司在行業內聲名鵲起。“Novas糾錯系列數字IC分析調試系統已經成為設計糾錯市場的領導者和領先者,占據了全球RTL設計市場40%以上的份額,全球所有大型半導體供應商與無晶圓廠設計公司均在使用Novas產品。”思源科技董事長呂茂田表示。
另外,據該公司提供的資料顯示,Laker系列全定制版圖設計系統支持全新的原理圖驅動版圖設計方法學,從而使得版圖設計速度提高了2～6倍,并能保持手工設計的高質量。目前,該產品的全球市場占有率也有10%,在臺灣地區更高達80%。
RTL設計糾錯
一般而言,設計工程師主要任務包括設計和驗證兩部分,驗證部分占到整個設計周期的70%左右,而糾錯和模擬又各占驗證環節的一半。“電腦在晚上進行模擬(仿真和分析),工程師們則在白天根據模擬結果查找設計錯誤并及時糾錯。”呂茂田說,“不過,隨著芯片復雜度的提高,糾錯的難度在加大。而且糾錯只是令設計意圖實現,并不能令芯片變得更強大,因此如何盡量減少糾錯時間就變得越來越重要,而這就需要糾錯工具的有力支持?！?
Novas糾錯系列包括Verdi自動偵錯系統(Debussy交互式調試系統的升級版)、增強信號可視性的Siloti系統、ESL驗證的nESL高級糾錯系統以及應用于門級電路的nAnalyzer綜合性時鐘分析平臺。思源科技資深前端設計產品處處長茅華表示,Novas糾錯系列有三大優勢:統一化平臺(unification)、自動化偵錯(automation)以及設計理解(comprehension)。
“統一化的糾錯平臺可以看作是思源科技糾錯工具的獨特之處?！泵┤A強調,每個設計者可能會采用很多不同的工具來進行仿真和分析,但無論他們采用了何種仿真和分析工具,都可以在Novas糾錯平臺上利用所得結果來偵錯。
其次,在過去的糾錯過程中,如果碰到一個問題,設計人員只能設法在龐大的分析結果里找出一些波形文件,通過波形分析來找出問題所在?！斑@太浪費時間。”茅華說,“Novas的自動化特性可以幫助設計人員在出現問題后的第一時間內通過軟件自動將問題根源顯示出來?！?
Novas系列工具的第三個優勢則與近年來備受關注的IP有關?！半S著設計復雜度的提高,在IC設計中采用IP正在變得越來越普遍?！泵┤A說,“但無論是自行開發還是從供應商購買IP,都可能在系統集成時出現問題?！彼忉尩?這是因為絕大多數情況下使用者對所其采用的IP的具體設計并不了解,從而制約了糾錯效率的提高?！拔覀冃枰粋€對設計的認知。Novas的補償功能可以幫助工程師來了解IP的設計。對他們來說,只有看到真正的問題在哪里,才不至于花費多余的時間?！睋?該公司在Novas系列工具中集成了一個類似綜合器的引擎。
茅華指出,盡管目前EDA三巨頭的產品目錄中都有糾錯工具,但糾錯工具細分市場卻是由思源科技最先發現并推動的,這賦予了這家新興公司技術上的先天優勢?！八麄兊淖詣踊龅枚疾粔蚶硐?僅僅是提供一些波形文件和源代碼?！闭劦礁偁帉κ?他說,“而且在設計理解方面他們也不夠好。因為其工具是基于仿真器的,而仿真器僅需知道基本結構即可,不需要了解具體的設計。”最后,目前這些公司的糾錯工具都必須搭配使用他們的仿真器,是排他性的。但綜合多家設計流程的合成平臺已是大勢所趨。“設計人員不再只是采用一家EDA廠商的流程,因此除了自動化以外,還需要設計理解功能和統一化平臺的支持?！?
版圖自動化
Cadence統治全定制設計工具市場已達10年之久?！安贿^在我們推出產品之前它都沒有什么變化?！彼荚纯萍假Y深后端設計產品研發處長白錫鴻表示,“由于版圖設計已經成為一個提高效率的瓶頸,我們希望能提供一種方法來幫助芯片設計師來加快設計速度?！?
“我們提供了規則驅動引擎——在畫全定制版圖時,設計師要碰到很多設計規則,該引擎可以幫助他們實現這部分的自動化。”白錫鴻舉例說,“另外,以前畫多邊形時需要逐個來畫。在實現了同樣質量的前提下我們將其變成一個更高層次的器件?！?
這種做法無疑加快了畫圖的速度,不過白錫鴻則強調說,它還牽涉到芯片尺寸能不能做到足夠小。“對我們而言,多邊形不外乎一個器件模型。但是Cadence的器件模型一旦放進系統,設計師就不能再對其改動,從而導致芯片面積變大?！彼硎?Laker系列就是從根本上解決此類問題。
為了方便版圖設計工程師從原有的工具盡快過渡到Laker系列定制工具。思源科技在開發該產品時還盡量做到同Cadence Virtuoso類似?！爸饕€是如何減少工具轉換過程的抗拒心理。”白錫鴻表示,“至于數據方面,只要是GDSII文件,轉到Laker工具上都沒有太大的問題?！?
除了2001年推出的Laker全定制版圖設計系統之外,Laker系列還包括Laker T1測試芯片開發平臺系統以及2006年10月份推出的Laker ADP集成模擬IC設計平臺。該公司提供的資料稱,由于Laker ADP 2.1與Laker 3.2共享資料庫,采用ADP 2.1所完成的電路圖與Laker 3.2布局系統相結合,可幫助設計者提高10倍的設計生產力,進而縮短IC上市時間。
Laker系列其他特點還包括把電路原理圖設計流程整合到集成設計環境中的Laker AMS、目前業界唯一能夠直接讀寫Synopsys、Cadence和Magma數據庫的版圖編輯工具Laker PnR Editor(用于自動布局布線后版圖修改)、集成了LCD顯示面板設計所需版圖編輯功能的Laker FPD Editor。據稱,全球前5大面板生產商中有已有4家選擇了Laker FPD Editor。
ESL事務級糾錯
ESL已經成為一個熱門話題。推動這種需求的一個因素是設計復雜度的提高。此外,系統廠商也更加希望擺脫過去由芯片廠商僅提供功能芯片的模式,改變為從后者獲得一個芯片定義或者一個模型使得他們能夠在系統級開發產品。這就要求芯片設計公司在產品設計初期就能夠提出類似的定義或模型并確保最終能夠實現?！坝捎趯脮r軟硬件需要結合在一起,這會令糾錯變得非常復雜?！泵┤A說。在當天下午舉行的研討會上,他就ESL設計和驗證方法學進行了探討。并指出,在系統級電路中實現早期設計分析和折衷(Tradeoff)是可行的。而基本設計和驗證環境則必須被集成進來。此外他建議,為了實現基本/高級設計分析功能,應該有一個開放的數據庫。盡管他拒絕透露其他細節,但他表示,思源科技在事務級驗證糾錯方面已經積累了足夠多的經驗,并已有了相關的產品規劃,2007年下半年將會有產品推出。
作者:王彥
