在线免费观看成年人视频-在线免费观看国产-在线免费观看国产精品-在线免费观看黄网站-在线免费观看精品

川崎微電子(Kawasaki Microelectronics)近日公布了該公司的Matrix ASIC戰(zhàn)略計劃。該計劃旨在讓客戶把程序庫與單一專用集成電路(ASIC)設(shè)備內(nèi)不同的晶體管高度、不同的晶體管閾值電壓和不同的架構(gòu)混合和匹配起來。

川崎微電子表示,推出的這項計劃將減輕與先進加工技術(shù)有關(guān)的晶體管漏電加劇和遮罩成本提高所帶來的影響。所針對的應用包括平臺ASIC、用于執(zhí)行正在形成的新標準的ASIC以及帶有ASSP(專用標準產(chǎn)品)未知(ASSP-agnostic)界面的 ASIC。

盡管有一些廠商允許設(shè)計者在單一的芯片中采用多種閾值電壓庫,但是ASIC廠商通常會只讓客戶使用一種程序庫。川崎微電子的計劃為此帶來了兩個方面的更多空間,即,不同的晶體管高度(也即格柵尺寸)和不同的架構(gòu),從而創(chuàng)造了能在單一 ASIC設(shè)備中進行混合和匹配的一種廣泛的程序庫矩陣。

例如,開發(fā)網(wǎng)絡(luò)接入應用產(chǎn)品專用集成電路的設(shè)計者可以采用:

• 用于標稱性能用戶邏輯的較小晶體管高度、標準閾值電壓、標準單元庫(Standard Cell Library)；

• 用于高效能CPU核心的較大的晶體管高度、較低的閾值電壓、標準單元庫；

• 用于高效能CPU數(shù)據(jù)超高速緩存的閾值電壓較低的記憶庫；

• 用于標稱性能用戶記憶的標準閾值電壓記憶庫；

• 用于能輕易地轉(zhuǎn)變成創(chuàng)造衍生物的用戶邏輯的較小的晶體管高度、標準閾值電壓門陣列(Gate Array)庫。

作該計劃的第一個關(guān)鍵舉措,這家公司宣布,該公司已經(jīng)與半導體IP平臺供應商Virage Logic Corporation簽署了一份價值達數(shù)百萬美元的綜合協(xié)議。根據(jù)協(xié)議,川崎微電子獲得了使用Virage Logic帶有其有專利的架構(gòu)和路由選擇技術(shù)的ASAP Logic系列產(chǎn)品的權(quán)利。