ay: block;">近日,賽靈思舉辦了一系列活動(dòng)來(lái)慶祝其65nm Virtex-5 FPGA實(shí)現(xiàn)量產(chǎn)。自2006年5月15日推出65nm Virtex-5 FPGA平臺(tái)以來(lái),該公司已向市場(chǎng)發(fā)售了基于三款平臺(tái)(LX、LXT和SXT)的13種器件。其中兩款LX50和LX50T目前可量產(chǎn)供貨,其它型號(hào)很快就可進(jìn)入量產(chǎn)。
“在從推出樣片到量產(chǎn)的一年里,賽靈思在高低溫測(cè)試、ESD保護(hù)以及開發(fā)工具、參考設(shè)計(jì)等方面做了大量工作。”賽靈思亞太區(qū)Virtex解決方案高級(jí)市場(chǎng)經(jīng)理鄒志雄表示。不過(guò),雖然他強(qiáng)調(diào)“量產(chǎn)的FPGA意味著客戶現(xiàn)在可以放心地大量采用65nm FPGA進(jìn)行整機(jī)產(chǎn)品制造。”但業(yè)內(nèi)分析人士認(rèn)為:65nm FPGA量產(chǎn)給嵌入式設(shè)計(jì)產(chǎn)業(yè)帶來(lái)的不僅僅是幾款FPGA,更是設(shè)計(jì)理念和方法學(xué)方面的革新。
65nm、45nm工藝扼殺了誰(shuí)？
回顧90nm,65nm工藝節(jié)點(diǎn)半導(dǎo)體芯片量產(chǎn)情況,我們發(fā)現(xiàn)一個(gè)有趣的現(xiàn)象:在2005年90nm工藝大規(guī)模應(yīng)用的時(shí)候,有眾多的公司宣布采用90nm工藝量產(chǎn)其產(chǎn)品,這些公司包括英特爾、AMD、TI、NXP、Freescale、IBM、ATI、NEC、三星、賽靈思、Altera等,而在今年,我們看到,在宣布采用65nm工藝量產(chǎn)的公司名單中,僅有英特爾、AMD、IBM、三星和賽靈思等寥寥幾個(gè)公司了。
針對(duì)這個(gè)現(xiàn)象,賽靈思公司亞太區(qū)銷售副總裁余養(yǎng)佳解釋道:“在工藝技術(shù)向65nm和45nm等更高節(jié)點(diǎn)演進(jìn)中,芯片開發(fā)成本高的驚人,只有那些能在眾多客戶和設(shè)計(jì)間分?jǐn)偝杀镜男酒髽I(yè)才能承擔(dān)越來(lái)越昂貴的芯片制造和設(shè)計(jì)費(fèi)用。”他透露,65nm芯片的開模費(fèi)達(dá)到了400萬(wàn)美元,而將來(lái)45nm芯片的開模費(fèi)更會(huì)高達(dá)900萬(wàn)美元。而且,相比于開模費(fèi),更先進(jìn)工藝的研發(fā)費(fèi)用會(huì)更高,比如設(shè)計(jì)45nm芯片時(shí)芯片廠商需投入的研發(fā)費(fèi)用達(dá)2-5億美元。這些巨額的投入使得ASIC廠商,甚至是ASSP廠商都無(wú)力支持。以65nm工藝來(lái)說(shuō),一個(gè)ASSP/ASIC廠商需要至少一億美元才能保本,這對(duì)那些ASIC/ASSP廠商來(lái)說(shuō)無(wú)疑是非常大的挑戰(zhàn)。
而這對(duì)FPGA廠商來(lái)說(shuō)則是一種優(yōu)勢(shì)。 “可編程器件,由于其工藝特點(diǎn)和商業(yè)模式,實(shí)際上是讓眾多的客戶和FPGA廠商一起來(lái)承擔(dān)這些巨額的研發(fā)費(fèi)用。例如賽靈思有2萬(wàn)多客戶,大家共同分?jǐn)?5nm的2億美元成本,這樣實(shí)際上每個(gè)公司僅需承擔(dān)1萬(wàn)美元,無(wú)疑九分擔(dān)了風(fēng)險(xiǎn)。”賽靈思亞太區(qū)高端產(chǎn)品市場(chǎng)經(jīng)理梁曉明補(bǔ)充道:“這和ASIC/ASSP的模式有很大的不同。ASIC/ASSP需要通過(guò)一家或幾家公司來(lái)承擔(dān)高額的設(shè)計(jì)費(fèi)用和開模費(fèi)用,所以風(fēng)險(xiǎn)更大。”由此看來(lái),未來(lái)半導(dǎo)體技術(shù)的發(fā)展,不但要解決工藝技術(shù)的難題,更要解決商業(yè)模式上的挑戰(zhàn)的,在這點(diǎn)上,賽靈思等可編程器件廠商已經(jīng)在探索商業(yè)模式方面走出了困境。
余養(yǎng)佳透露到2008年左右,賽靈思就要推出45nm的FPGA產(chǎn)品,而且這個(gè)產(chǎn)品采用了創(chuàng)新的設(shè)計(jì),可以將閃存、嵌入式處理器等其他器件整合進(jìn)來(lái),實(shí)現(xiàn)混合工藝與混合電壓,讓FPGA 變成一塊“虛擬母板”,工程師可以直接進(jìn)行混合信號(hào)的設(shè)計(jì)。所以,我們可以大膽地預(yù)測(cè),在45nm工藝時(shí)代,隨著成本的大幅度降低和性能迅速提升,可編程器件將在嵌入式設(shè)計(jì)領(lǐng)域擔(dān)綱重要的角色。目前,很多人還認(rèn)為FPGA只適合做原型開發(fā),其實(shí)這個(gè)觀念該轉(zhuǎn)變了。古人云“工欲善其事,必先利其器”,嵌入式設(shè)計(jì)工程師應(yīng)當(dāng)善用利“器”來(lái)解決自己面臨的設(shè)計(jì)挑戰(zhàn)。
圖1:賽靈思Virtex-5 FPGA實(shí)現(xiàn)量產(chǎn)。
可編程器件“化蛹成蝶”
從上世紀(jì)70年代第一款可編程器件誕生到現(xiàn)在,可編程器件已經(jīng)走過(guò)了近30年的歷程。在這30年的發(fā)展中,可編程邏輯器件也從最初擔(dān)任膠合邏輯的角色蛻變成可編程系統(tǒng)平臺(tái)。以賽靈思的Virtex-5 SXT為例,該器件內(nèi)有640個(gè)DSP slice,可以實(shí)現(xiàn)每秒3,520億次乘法累積運(yùn)算!而且總體功耗低于10W!這讓我們真正體會(huì)到了高密度數(shù)字信號(hào)處理的應(yīng)用前景!
目前,嵌入式設(shè)計(jì)已經(jīng)從MCU時(shí)代進(jìn)入DSP時(shí)代,各種海量數(shù)據(jù)需要高性能的數(shù)字信號(hào)處理器來(lái)完成。未來(lái),一些激動(dòng)人心的應(yīng)用如軟件定義無(wú)線電(SDR)、高清晰視頻、智能IP監(jiān)控、駕駛員助手等都需要由高性能數(shù)字處理器來(lái)完成海量數(shù)據(jù)的處理。例如,1992年,當(dāng)SDR剛提出的時(shí)候,有人計(jì)算過(guò)如果需要每采樣點(diǎn)100次操作,對(duì)于一個(gè)系統(tǒng)帶寬為10MHz的系統(tǒng),采樣頻率要大于25MHz,這就需要2,500MIPS的運(yùn)算能力,由于當(dāng)時(shí)DSP性能的因素,實(shí)現(xiàn)SDR還停留在理論階段。但是近兩年來(lái),隨著FPGA在DSP性能上的提升,SDR已經(jīng)實(shí)現(xiàn)了商用,已有公司推出了基于賽靈思和Altera公司FPGA的軟件無(wú)線電產(chǎn)品,對(duì)于這樣的飛躍,FPGA起到了關(guān)鍵的作用。
當(dāng)然,通用DSP依然有旺盛的生命力,而且自身也在發(fā)展,TI已經(jīng)宣布未來(lái)要推出100核的DSP產(chǎn)品,也在開發(fā)ASIC+DSP的SoC產(chǎn)品來(lái)應(yīng)對(duì)設(shè)計(jì)挑戰(zhàn)。賽靈思公司中國(guó)區(qū)運(yùn)營(yíng)總經(jīng)理吳曉東也指出:“在需要并行計(jì)算的領(lǐng)域,FPGA有自己的優(yōu)勢(shì)。但是在需要符號(hào)處理的領(lǐng)域,DSP也有自己的優(yōu)勢(shì),所以DSP和FPGA會(huì)互相補(bǔ)充。”目前,在一些3G和WiMAX基站設(shè)計(jì)中,基本都采用了DSP+FPGA的模式。
鄒志雄透露,賽靈思正在規(guī)劃新的Virtex產(chǎn)品,該產(chǎn)品除采用新的工藝外,還有激動(dòng)人心的新技術(shù),會(huì)給嵌入式設(shè)計(jì)者帶來(lái)更多的驚喜。
如何利用FPGA“利器”？
有人指出FPGA的設(shè)計(jì)門檻太高,需要懂IC設(shè)計(jì)的人才能進(jìn)行開發(fā)。針對(duì)這點(diǎn),鄒志雄表示賽靈思已和第三方合作伙伴一起對(duì)FPGA設(shè)計(jì)工具進(jìn)行優(yōu)化,可以讓設(shè)計(jì)者以圖形化的方式進(jìn)行開發(fā)。另外,賽靈思2006年還在深圳成立了亞太區(qū)通用產(chǎn)品部,該部總監(jiān)張宇清表示成立這個(gè)部門的目的就是幫助客戶一起開發(fā)應(yīng)用。
賽靈思有非常全面設(shè)計(jì)工具,分別用于邏輯設(shè)計(jì)、嵌入式系統(tǒng)設(shè)計(jì)以及DSP 設(shè)計(jì)。在邏輯設(shè)計(jì)的設(shè)計(jì)輸入方面,賽靈思支持當(dāng)今最流行的設(shè)計(jì)采集方法,包括HDL和原理圖輸入、IP核集成,并為重復(fù)利用設(shè)計(jì)者的IP提供強(qiáng)大的技術(shù)支持；在綜合方面,賽靈思利用硬件描述語(yǔ)言(HDL)設(shè)計(jì)定義,并通過(guò)領(lǐng)先的第三方工具集成與賽靈思自己的XST工具生成了針對(duì)客戶目標(biāo)芯片的邏輯與物理描述。
賽靈思平臺(tái) FPGA目前可提供Power PC硬核和MicroBlaze軟核兩種形式內(nèi)核用于嵌入式處理。其中MicroBlaze處理器是采用RISC架構(gòu)和哈佛結(jié)構(gòu)的獨(dú)立32位指令和數(shù)據(jù)總線,可以全速度執(zhí)行存儲(chǔ)在片上存儲(chǔ)器和外部存儲(chǔ)器中的程序并訪問(wèn)其中的數(shù)據(jù)。近日,在日立國(guó)際電氣(Hitachi Kokusai Electric)公司生產(chǎn)的KP系列工業(yè)相機(jī)中,就選用了賽靈思的65nm Virtex-5 LX FPGA器件,利用了32位MicroBlaze軟處理器來(lái)支持高性能圖像處理功能。鄒志雄表示,這些軟核都是免費(fèi)授權(quán)給客戶使用的。
在FPGA XtremeDSP設(shè)計(jì)流程的每個(gè)階段,DSP 設(shè)計(jì)工具綜述可以根據(jù)客戶經(jīng)驗(yàn)及首選的設(shè)計(jì)環(huán)境選擇最佳的工具套件。除此之外,鄒志雄表示,賽靈思年初推出的ISE 版專門針對(duì)業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)進(jìn)行了優(yōu)化,這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和產(chǎn)品功耗。在ISE 中,新采用了SmartCompile技術(shù),可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí),將硬件實(shí)現(xiàn)的速度再提高6倍；同時(shí),ISE 還優(yōu)化了其最新65nm Virtex-5平臺(tái)獨(dú)特的ExpressFabric技術(shù)；對(duì)于功耗敏感的應(yīng)用,ISE 更是能把動(dòng)態(tài)功耗平均降低10%。
鄒志雄透露,Virtex-5從工程樣片到量產(chǎn)的這一年里,賽靈思在設(shè)計(jì)工具、協(xié)議開發(fā)套件、通用開發(fā)板以及IP和參考設(shè)計(jì)方面積累了大量案例,僅就V5的開發(fā)板就有16種之多,力求為用戶開發(fā)提供更大的便利。
作者:張國(guó)斌 趙娟
